Logikgatter, SN74F74N, Texas Instruments
Dieser Baustein enthält ein unabhängiges, positiv flankengetriggertes Flipflop vom Typ D. Ein niedriger Pegel am Preset Eingang setzt den Ausgang unabhängig von den Pegeln der anderen Eingänge zurück. Wenn Preset und Clear inaktiv (high) sind, werden die Daten am Dateneingang (D), die die Anforderungen an die Einrichtungszeit erfüllen, mit der positiven Flanke des Taktimpulses an den Ausgang übertragen. Die Taktauslösung erfolgt auf einem Spannungspegel und steht nicht in direktem Zusammenhang mit der Anstiegszeit des Taktsignals. Nach dem Haltezeitintervall können die Daten am D-Eingang geändert werden, ohne den Pegel am Ausgang zu beeinflussen.