Synchroner Durchfluss-Statikram, IS45S16160J-7BLA2, Integrated Silicon Solution INC
Der 256-MB-Synchron-DRAM von ISSI erreicht dank seiner Pipeline-Architektur eine hohe Datenübertragungsgeschwindigkeit. Alle Ein- und Ausgangssignale beziehen sich auf die steigende Flanke des Takteingangs. Der 256-Mb-SDRAM ist wie folgt aufgebaut. Der 256-Mb-SDRAM ist ein schneller CMOS-Dynamischer-Speicher mit wahlfreiem Zugriff, der für den Betrieb in 3,3-V-Vdd- und 3,3-V-Vddq-Speichersystemen mit 268.435.456 Bits ausgelegt ist. Intern ist er als Quad-Bank-DRAM mit synchroner Schnittstelle konfiguriert. Jede 67.108.864-Bit-Bank ist als 8.192 Zeilen mit 512 Spalten à 16 Bit oder 8.192 Zeilen mit 1.024 Spalten à 8 Bit organisiert. Der 256-MB-SDRAM verfügt über einen AUTO-REFRESH-MODUS und einen energiesparenden Power-Down-Modus. Alle Signale werden an der positiven Flanke des Taktsignals CLK registriert. Alle Ein- und Ausgänge sind LVTTL-kompatibel. Der 256-Mb-SDRAM kann Daten mit hoher Datenrate synchron bursten, wobei die Spaltenadressen automatisch generiert werden. Außerdem kann er zwischen internen Bänken interleaven, um die Vorladezeit zu verbergen, und während des Burst-Zugriffs die Spaltenadressen bei jedem Taktzyklus zufällig ändern.
Features
- Interne Bank zum Verbergen von Zeilenzugriff/Voraufladung
- Automatische Aktualisierung (CBR)
- Selbstaktualisierung
- Zufällige Spaltenadresse bei jedem Taktzyklus
- Burst-Lese-/Schreib- und Burst-Lese-/Einzelschreibvorgänge
- Burst-Beendigung durch Burst-Stopp und Vorlade-Befehl
